

電気的特性による金属薄膜/半導体接触界面の研究

本 間 弘 樹*・浅 野 清 光

Interface Properties of Semiconductors/Metal Thin Films Contacts by Electrical Measurements

Hiroki HONMA* and Kiyomitsu ASANO

(2001年11月30日受理)

Several interesting phenomena, such as low temperature interfacial intermixing reactions or Fermi level pinning, occur at metal-semiconductor (M-S) interfaces. It is important to understand the mechanism of the Fermi level pinning at the M-S interfaces in the development of highly reliable VLSI. To understand and control interfacial phenomena, the electrical properties of the covalent bond semiconductors (Si, GaAs)-metal thin films (Au, Pt, Cu, Al) contacts formed by RF magnetron sputtering have been studied with I-V and $1/C^2$ -V before and after surface cleaning and annealing of the (100) wafers. Schottky barrier heights and energy band diagrams before the Si, GaAs (100) surface cleaning indicate that the Fermi level at M-S contacts have been pinned at the constant value (0.7~0.8 eV) independent of metal work functions. Cu/Si, Au/Si and Au/GaAs after the wafer cleaning showed the ohmic properties before annealing.

1. はじめに

今日、半導体デバイスの基本接触である金属薄膜/半導体接触は、その界面の特性を生かして、半導体集積回路中にショットキー接触やオーミック接触として必ず用いられている。金属薄膜/半導体接触に関する研究は点接触ダイオードの初期のころから続けられ、最近では、高速スイッチングダイオードや電界効果トランジスタなどに広く用いられており、半導体デバイスにおいて重要な役割を果たしている¹⁾。

一方、近年の著しい情報量の増加に伴い、情報処理の高度化と高速処理が求められ、集積回路を構成する素子の寸法はますます小さくなってきている。素子の小型化に伴い、金属/半導体界面での低温界面反応²⁾などが素子の信頼性を左右するまでになっている。

現在、非常に広く実用されている半導体はSiであるが、これに対する電極としてAlが使われてきた。しかし最近、比抵抗 ρ の低い配線材料および比誘電率 ϵ_s の低いLow- ϵ_s 絶縁膜の開発と適用が急務で

あり、LSIの配線材料として従来使われてきたAlに比べて比抵抗が小さいCuが次世代の配線材料として実用化が急がれている³⁾。

このように、半導体デバイスの高性能化の進展ならびに新機能をもつ半導体デバイスの開発が進むにつれて、金属/半導体界面などの性質を基礎的に理解する必要が高まってきている⁴⁾。

そこで、本研究ではRFマグネトロンスパッタ法によって作成した金属薄膜(Al, Cu, Au, Pt)/半導体(Si, GaAs)接触試料を用いて以下に示す実験を行い、電気的特性による金属薄膜/半導体接触界面の評価および考察を行った。1) RFマグネトロンスパッタ法によって作成した金属薄膜(Al, Cu, Au, Pt)/半導体(Si, GaAs)接触試料のI-V特性、 $1/C^2$ -逆電圧特性の測定を行い、試料のショットキー接触、オーミック接触の評価を行った。2) 表面洗浄したSi, GaAsウェハを用いて、RFマグネトロンスパッタ法によって金属薄膜(Au, Pt, Cu, Al)/半導体(Si, GaAs)接触の試料を作成し、I-V特性、 $1/C^2$ -逆電圧特性の測定を行い、表面洗浄していないSi, GaAsウェハを用いた試料の測定結果と比較した。3) 作成した試料を加熱した後、I-V特性、 $1/C^2$ -逆電圧特

* 秋田高専専攻科学生

性の測定を行い、加熱前の試料の特性と比較した。

2. 金属/半導体接触の電氣的特性⁵⁾⁶⁾

2.1 金属/n形半導体接触⁵⁾

金属と半導体の接触が利用できるのは電位障壁が生ずるためであり、ここでは電位障壁の発生を両者の仕事関数の差によって説明するモデルを示す。

○ショットキー接触の場合 ($\phi_m > \phi_n$)

図2.1は、金属とn形半導体の接触前のエネルギーバンド図を示したものである。ここで、 ϕ_m 、 ϕ_n は金属およびn形半導体の仕事関数であり、 E_{fm} 、 E_{fn} は金属およびn形半導体のフェルミ準位で、 E_d はドナー準位、 χ_n は電子親和力である。いま、金属とn形半導体の間で $\phi_m > \phi_n$ の関係が成立する場合、この両者を接触させると図2.2のように、接触付近に存在するn形半導体側の伝導電子は金属側に拡散し、金属側の接触付近に負の表面電荷が蓄積され、n形半導体側の接触付近にはドナーイオンが残る。空乏層が形成されると接触付近には内部電界が発生し、n形半導体側から金属側へ電子の拡散がなくなり、両者のフェルミ準位は一致する。空乏層にはキャリアが存在しないためフェルミ準位は価電子帯に接近し図2.2に示すようにエネルギーバンドは湾曲し、障壁が形成される。

<順方向バイアスを印加した場合>

金属側に正、n形半導体側に負の電圧を印加した場合のエネルギーバンド図を図2.3に示す。印加電圧Vによりn形半導体のフェルミ準位は金属のフェルミ準位よりもeVだけ上がる。その分n形半導体の伝導体の障壁は低くなり、空乏層の幅も狭くなるため、n形半導体の電子は金属側に移動することができ、金属からn形半導体に向かって電流が流れる。

<逆バイアスを印加した場合>

金属側に負、n形半導体側に正電圧Vを印加した場合のエネルギーバンド図を図2.4に示す。n形半導体のフェルミ準位は金属のフェルミ準位よりeVだけ下がるため、その分だけ障壁が高くなり金属とn形半導体間は電子が移動できなくなり電流は流れにくくなる。

○オーミック接触の場合 ($\phi_m < \phi_n$)

図2.5は、 $\phi_m < \phi_n$ の金属とn形半導体の接触前のエネルギーバンド図であり、接触後は、整流性接触の場合と同様に、両者のフェルミ準位が一致するように電荷分布状態が変化する。図2.6に接触後 ($\phi_m < \phi_n$) の場合のエネルギーバンド図を示す。金




図2.1 接触前のエネルギーバンド図




図2.2 接触後のエネルギーバンド図




図2.3 順バイアス印加時 ($\phi_m > \phi_n$)




図2.4 逆バイアス印加時 ($\phi_m > \phi_n$)





図2.5 接触前 ($\phi_m < \phi_n$ の場合)

図2.6 接触後 ($\phi_m < \phi_n$) の場合

属のフェルミ準位がn形半導体のフェルミ準位より高いエネルギー位置にあるため、両者を接触させた場合、伝導帯の伝導電子は半導体側に移り、平衡状態になるため、図2.6に示すように半導体側のエネルギーバンドは表面で湾曲する事になる。この状態では、金属と半導体の接触にエネルギー障壁は発生しないので電子は金属/半導体界面を自由に移動する事ができ、このような接触はオーミック接触と呼ばれる。

2.2 ショットキー接触の評価⁶⁾

2.2.1 電流－電圧特性 (I－V 法) による評価⁶⁾

ショットキー接触の順方向電流密度は、

$$J = J_0 (e^{\frac{qV}{kT}} - 1)$$

という式で表されるが、 $V \gg KT/q$ ならば指数項が1よりもはるかに大きくなるので指数項に対して1を無視すると、理論的には、

$$J = J_0 e^{\frac{qV}{kT}}$$

となる。しかし実際に得られる特性では、電流密度は印加電圧に対して指数関数的に増加するが、その増加の割合は上式よりも小さい場合が多く、理想係数 n を用いて、

$$J = J_0 e^{\frac{qV}{nkT}}$$

という実験式が用いられている。

$n = 1$ ならば理論どおりの電流が流れていることになるが、通常 $n > 1$ となる。

また、逆方向飽和電流密度 J_0 は、

$$J_0 = A^* T^2 e^{\frac{-\phi_B}{kT}}$$

であるから、 J_0 がわかれば障壁高さ ϕ_B を求めることができる。

ここで、図2.7にショットキー接触における理論上の電流－電圧特性を示し、図2.8は電流－電圧特性の実測値の一例であり、順方向電流が印加電圧に対し

て片対数化されたものを示す。




図2.7 I-V特性(理論値)

図2.8 $\log_{10} I$ -V 特性 (実測値)

電流密度 J を測定試料の面積倍し、電流 I に直して $I = I_0 \exp(qV/nkT)$ とし、常用対数をとると、

$$\log_{10} I = \log_{10} I_0 + \frac{qV}{nkT} \log_{10} e = \frac{q \log_{10} e}{nkT} V + \log_{10} I_0$$

となる。この式は V の1次関数で、傾きが $q(\log_{10} e)/nkT$ の直線を表している。図2.8の直線部分はこの式で表され、直線の傾きを S とすれば、図2.8から、

$$S = \frac{q \log_{10} e}{nkT} = \frac{\Delta(\log_{10} I)}{\Delta V}$$

となる。この式から n を求めると、

$$n = \frac{q \log_{10} e}{kt \left\{ \frac{\Delta(\log_{10} I)}{\Delta V} \right\}}$$

また、障壁高さ ϕ_B は、

$$\phi_B = kT \ln \frac{A^* T^2}{J_0}$$

で表される。

ここで、 A^* はリチャードソン定数であり、 $m^*_e = m_0$ ならば $A^* = 1.20 \times 10^6 A m^{-2} K^{-2}$ である。 A^* のなかで半導体材料の性質によって決まる量は m^*_e だけであり、かつ m^*_e に多少不正確なところがあっても ϕ_B を算出するとき是对数をとるので、これによる差異はない。

測定結果より障壁高さ ϕ_B を求めるにあたっては、リチャードソン定数をn形Siの場合、 $A^* = 4.8 \times 10^5 A m^{-2} K^{-2}$ とし、n形GaAsの場合 $A^* = 9.6 \times 10^4 A m^{-2} K^{-2}$ とした。

以上のようにI-V特性を片対数目盛で示した図の傾きから、電流がどのような機構で流れているかを知る手がかりが得られ、逆方向飽和電流密度から障壁の高さを求める事ができる。

2.2.2 容量－電圧特性 (C－V 法) による評価⁶⁾

空乏層幅が印加電圧によって変化すれば空乏層中

の電荷量も変化するので、逆方向電圧が印加（バイアス）されたショットキー接触は、微小交流信号に対してキャパシタとして働く。図2.9に逆バイアス状態のエネルギーバンド図を零バイアス時と比較して示す。ショットキー接触の空乏層幅 d は、拡散電圧を V_D 、ドナー密度を N_D 、比誘電率を ϵ_s とすると、

$$d = \sqrt{\frac{2\epsilon_s\epsilon_0(V_D + V)}{qN_D}}$$

で表される。この式を $C = \epsilon_s\epsilon_0 S/d$ に代入して空乏層容量 C を求めると、

$$C = \frac{\epsilon_s\epsilon_0}{d} S = \sqrt{\frac{q\epsilon_s\epsilon_0 N_D}{2(V_D + V)}} \times S$$

となる。逆方向電圧 V を大きくすると空乏層幅 d が大きくなり、容量 C は減少する。この式を $1/C^2$ の式に変形すると、

$$\frac{1}{C^2} = \frac{2}{S^2 q \epsilon_s \epsilon_0 N_D} (V_D + V)$$

となり、 $1/C^2$ は図2.10のように逆電圧 V に対して直線的に変化する。




図2.9 零(逆)バイアス

図2.10 $1/C^2$ -逆電圧特性

この直線の傾きは $2/S^2 q \epsilon_s \epsilon_0 N_D$ であり S は試料の面積、 q 、 ϵ_s 、 ϵ_0 は定数のため N_D が算出できる。次式、

$$\frac{\Delta(1/C^2)}{\Delta V} = \frac{2}{S^2 q \epsilon_s \epsilon_0 N_D} \text{ より変形して,}$$
$$N_D = \frac{2}{S^2 q \epsilon_s \epsilon_0} \frac{\Delta(1/C^2)}{\Delta V}$$

さらに空乏層幅は $C = \epsilon_s\epsilon_0 S/d$ から得られ、図2.10の $V = 0$ での空乏層容量 C_0 を代入して、

$$d = \frac{\epsilon_s\epsilon_0}{C_0} S$$

で得られる。また障壁高さ ϕ_B は、

$$\phi_B = qV_D + (E_C - E_F)$$

で算出される。ここで $(E_C - E_F)$ は、

$$E_C - E_F = \kappa T \ln \frac{N_C}{N_D}$$

で表される。 N_C は伝導体の実効状態密度で、n 形 Si では温度300 K で $N_C = 6.3 \times 10^{24} \text{m}^{-3}$ とし、n 形 GaAs では温度300 K で $N_C = 5.7 \times 10^{23} \text{m}^{-3}$ とした。

一般に、ショットキー接触の静電容量が印加電圧によって、どのように変化するかは界面の状況を判断する上で極めて重要である。図2.11に示すように、界面の状況や測定周波数によって $C-V$ 曲線が異なる。

障壁の高さは $I-V$ 特性から求めても $1/C^2$ -逆電圧特性から求めても同じ値が得られるはずであるが、実際に測定してみると一致しない場合も少なくない。表2.1は二つの評価方法をまとめたものである。




図2.11 $C-V$ 特性曲線とその説明

表2.1 ショットキー接触の評価（電気的特性）

測定	作図	評価方法
電流-電圧特性 (順方向)	$\log_{10} I-V$	○傾きから n 値 ○ $V = 0$ の I から J_0 , ϕ_B
容量-電圧特性 (逆方向)	$1/C^2-V$	○傾きから N_D , フェルミ準位の位置 ○ C から空乏層幅 ○ V_D とフェルミ準位の位置から ϕ_B

3. 実験方法および結果

3.1 試料の作成および電気的特性の測定

RF マグネトロンスパッタ法によって作成した金属薄膜/半導体接触試料 (Al/Si, Cu/Si, Au/Si, Pt/Si, Al/GaAs, Cu/GaAs, Au/GaAs, Pt/GaAs) の $I-V$ 特性、 $1/C^2$ -逆電圧特性を測定し、試料のショットキー接触、オーム接触の評価を行った。RF マグネトロンスパッタ装置の概略図を図3.1に示す⁷⁾。ス




図3.1 RFマグネトロンスパッタ装置の概略図

パッタ条件としては、約 5×10^{-3} Torr の高純度アルゴン中で約20分間（投入パワー50 W）スパッタした。これによってできた試料の膜厚は約 $1 \mu\text{m}$ であった。使用したウェハは、n型 Si (100) 面および n型 GaAs (100) 面を用いた。 $1/C^2$ -逆電圧特性の測定には HP プレジジョン LCR メータ (75 kHz~2.0 MHz) を使用した。

洗浄した Si, GaAs ウェハを用いて RF マグネトロンスパッタ法によって金属薄膜/半導体接触試料を作成し、I-V 特性、 $1/C^2$ -逆電圧特性を測定し、洗浄していない Si, GaAs ウェハを用いた試料の測定結果と比較した。ウェハの表面洗浄は、以前と同様の手順で行った⁷⁾。

作成した試料の Al/Si, Pt/Si, Al/GaAs, Cu/GaAs, Au/GaAs, Pt/GaAs 接触試料について加熱した後、I-V 特性、 $1/C^2$ -逆電圧特性を測定し、加熱前の測定結果と比較した。試料の加熱には電気炉を用いて、約 300°C ~ 550°C の範囲で10分~1時間空气中で加熱し、試料が室温にもどってから電気的特性の測定を行った。

3.2 測定結果

3.2.1 金属薄膜 (Al, Cu, Au, Pt)/Si 接触試料の I-V 特性および $1/C^2$ -逆電圧特性

金属薄膜/Si 接触試料においては I-V 特性および $1/C^2$ -逆電圧特性を測定し、I-V 法より理想係数 n を求め、C-V 法よりドナー密度、空乏層幅、障壁高さを求めた。測定結果の例として Cu/Si 接触試料の I-V 特性、 $1/C^2$ -逆電圧特性、 \log_{10} I-V 特性をそれぞれ図3.2, 3.3, 3.4に示す。また同じく、図3.5, 3.6, 3.7に Pt/Si 接触試料についても示す。

表3.1は測定結果の代表的なものであるが、金属薄膜/Si 接触試料において、表面洗浄前の Si ウェハを




図3.2 Cu/Si (洗浄前後) 接触の I-V 特性






図3.3 Cu/Si (洗浄前後) 接触の $1/C^2$ -逆電圧特性図3.4 Cu/Si (洗浄前後) 接触の \log_{10} I-V 特性

図3.5 Pt/Si (洗浄前後) 接触の I-V 特性

図3.6 Pt/Si (洗浄前後) 接触の $1/C^2$ -逆電圧特性図3.7 Pt/Si (洗浄前後) 接触の \log_{10} I-V 特性

用いて作成した試料はすべて整流性を示した。表面洗浄後の Si ウェハを用いて作成した試料においては、Cu/Si, Au/Si 接触試料でオーム性、Al/Si, Pt/Si 接触試料で整流性を示した。また、Al/Si (洗浄後) 接触試料は 550°C 10分加熱後でオーム性を示し、Pt/Si (洗浄前後) 接触試料は 500°C 10分加熱後でオーム性を示した (表3.1)。

3.2.2 金属薄膜 (Al, Cu, Au, Pt)/GaAs 接触試料の I-V 特性および \log_{10} I-V 特性

金属薄膜/GaAs 接触試料においては I-V 特性を測定し、I-V 法により理想係数 n 、障壁高さを求めた。GaAs のような化合物半導体では、不純物濃度が半導体界面から内部に向かって急激に変化する。このような場合、C-V 法による電気的評価は適さないため、I-V 法のみによって電気的評価を行った。測定結果の例として I-V 特性の一部を図3.8,

3.9, 3.10, 3.11に示す。また、表3.2に I-V 法より求めた各定数の代表例を示す。




図3.8 Au/GaAs (洗浄前) 接触の I-V 特性 (加熱前後)




図3.9 Pt/GaAs (洗浄前) 接触の I-V 特性 (加熱前後)




図3.10 Al/GaAs (洗浄前) 接触の I-V 特性 (加熱前後)




図3.11 Cu/GaAs (洗浄前) 接触の I-V 特性 (洗浄後)

表3.2より、金属薄膜/GaAs 接触試料においても、表面洗浄前の GaAs ウェハを用いて作成した試料はすべて整流性を示した。表面洗浄後の GaAs ウェハを用いて作成した試料においては、Au/GaAs 接触試料でオーム性、Al/GaAs, Cu/GaAs, Pt/GaAs

接触試料で整流性を示した。また、Au/GaAs(洗浄前後) 接触試料と Pt/GaAs (洗浄前後) 接触試料は 350°C10分加熱後でオーム性を示し、Al/GaAs(洗浄前後) 接触試料は500°C10分加熱後でオーム性を示した (表3.2)。

4. 考 察

4.1 測定結果の考察

表面洗浄前の n-Si, n-GaAs ウェハで RF マグネトロンスパッタ法により作成した金属薄膜 (Al, Cu, Au, Pt)/半導体 (Si, GaAs) 接触試料は、すべて整流性を示すことが I-V 特性および $1/C^2$ -逆電圧特性により分かった。これは、表面準位と介在物層を考慮した金属薄膜/n-半導体の接触モデルによって説明されると考えられる。

表面洗浄したウェハ (n-Si, n-GaAs) を用いてスパッタした試料では、Cu/Si(洗浄後), Au/Si(洗浄後), Au/GaAs(洗浄後) 接触試料でオーム性を示した。これは、半導体の表面洗浄によって、半導体と金属薄膜との界面の不純物が少なくなり、半導体と金属の合金化がおこったためと考えられる。また、金属薄膜 (Al, Au, Pt)/半導体 (Si, GaAs) 接触試料を加熱した場合、すべてオーム性を示した (加熱温度によって特性が違う)。

表3.1 測定結果から算出した各定数 (金属薄膜/Si 接触試料)

試料	特性	n 値	ドナー密度 (m^{-3})	空乏層幅 (m)	障壁高さ (eV)
Al/Si 洗浄前	整流性	1.69	2.09×10^{23}	1.35×10^{-5}	0.77
Al/Si 洗浄後	整流性	2.87	1.19×10^{20}	5.77×10^{-6}	0.75
Al/Si 洗浄後 加熱 (550°C 10分)	オーム性	—	—	—	—
Cu/Si 洗浄前	整流性	2.51	3.25×10^{19}	4.51×10^{-6}	0.78
Cu/Si 洗浄後	オーム性	—	—	—	—
Au/Si 洗浄前	整流性	4.83	7.52×10^{19}	3.31×10^{-6}	0.66
Au/Si 洗浄後	オーム性	—	—	—	—
Pt/Si 洗浄前	整流性	2.59	4.06×10^{19}	4.42×10^{-6}	0.89
Pt/Si 洗浄前 加熱 (300°C 1 時間)	整流性	2.80	5.43×10^{19}	2.31×10^{-6}	0.60
Pt/Si 洗浄前 加熱 (500°C 10分)	オーム性	—	—	—	—
Pt/Si 洗浄後	整流性	2.76	2.01×10^{22}	3.80×10^{-7}	0.57
Pt/Si 洗浄後 加熱 (300°C 1 時間)	整流性	4.10	7.25×10^{19}	1.68×10^{-6}	0.53
Pt/Si 洗浄後 加熱 (500°C 10分)	オーム性	—	—	—	—

これも表面洗浄した場合と同様に、試料の加熱によって合金化がおり合金層と半導体の接触がオーム性のためこのような結果を示したと考えられる。

4.2 金属の仕事関数－障壁高さ特性による考察

金属の仕事関数とショットキー障壁の高さの関係を調べるため、測定結果より得られた金属薄膜/半導体接触におけるショットキー障壁の高さ（各試料について最低3個以上測定した結果を用いた）を縦軸にとり、金属の仕事関数を横軸にとったものを図

4.1, 4.2に示す。この結果より、 ϕ_B （ショットキー障壁の高さ） $= \phi_m$ （金属の仕事関数） $- \chi_s$ （半導体の電子親和力）で与えられるショットキーモデルが成り立っており、ショットキー障壁の高さが金属の仕事関数に全く依存せず、ほぼ一定値を示すバーディーンモデルに一致していると考えられる⁸⁾⁹⁾。

4.3 エネルギーバンド図による考察

図4.3に理想的な金属薄膜/半導体接触のエネルギーバンド図を示す。金属薄膜/半導体接触が理想的な




図4.1 金属の仕事関数－ショットキー障壁の高さ特性（金属薄膜／Si 接触）




図4.2 金属の仕事関数－ショットキー障壁の高さ特性（金属薄膜／GaAs 接触）

表3.2 測定結果から算出した各定数（金属薄膜/GaAs 接触試料）

試料	特性	n 値	障壁高さ (eV)
Al/GaAs 洗浄前	整流性	3.08	0.77
Al/GaAs 洗浄前 加熱(350℃10分)	整流性	3.38	0.68
Al/GaAs 洗浄前 加熱(500℃10分)	オーム性	—	—
Al/GaAs 洗浄後	整流性	1.80	0.88
Al/GaAs 洗浄後 加熱(350℃10分)	整流性	1.99	0.86
Al/GaAs 洗浄後 加熱(500℃10分)	オーム性	—	—
Cu/GaAs 洗浄前	整流性	3.38	0.67
Cu/GaAs 洗浄後	整流性	1.80	0.67
Au/GaAs 洗浄前	整流性	1.69	0.65
Au/GaAs 洗浄前 加熱(350℃10分)	オーム性	—	—
Au/GaAs 洗浄後	オーム性	—	—
Au/GaAs 洗浄後 加熱(350℃10分)	オーム性	—	—
Pt/GaAs 洗浄前	整流性	1.69	0.60
Pt/GaAs 洗浄前 加熱(350℃10分)	オーム性	—	—
Pt/GaAs 洗浄後	整流性	1.89	—
Pt/GaAs 洗浄後 加熱(350℃10分)	オーム性	—	—

接触であれば、ショットキー障壁の高さが $\phi_B = \phi_m - \chi_s$ で表されるショットキーモデルに従うものと考えられるが、測定結果より図4.4に示すような表面準位と介在物層を考慮したエネルギーバンド図でより詳細に説明できると考えられる¹⁰⁾¹¹⁾。




図4.3 理想的な接触モデル




図4.4 実際の接触モデル

4.4 金属薄膜/半導体接触モデルの考察²⁾

本研究で作成した試料は、電気的特性の面でバーディーンモデルに一致していると考えられるが、半導体の種類によってショットキーモデルに従うものとバーディーンモデルに従うものとがあるとされている²⁾。本研究で用いた Si, GaAs は共有結合性が強い半導体であるが、イオン結合性が強い半導体ではショットキーモデルに従うとされている。そこで、以下に金属薄膜/半導体接触モデルの説明を示す。

○ショットキーモデル

ショットキーモデルでは、半導体 (S) と金属 (M) が接触したときに界面に誘起されるショットキー障壁の高さ (ϕ_B) は、 $\phi_B = \psi(\phi_m - \chi_s)$ で表される。ここで、 ϕ_m は金属の仕事関数、 χ_s は半導体の電子親和力で ψ は界面挙動指数とよばれる指数で図4.5に示すように半導体の種類によって 1 ~ 0 までの値をとる。 $\psi \approx 1$ のとき、障壁の高さは、ショットキーモデルにしたがう。




図4.5 各種半導体における ψ 値—半導体の比誘電率 (ϵ_s) との関係²⁾

○バーディーンモデル

バーディーンモデルは、半導体の界面に存在する表面準位によってフェルミ準位がピンングされ、障壁の高さ ϕ_B が金属の仕事関数 ϕ_m によらず決定される。したがって、 $\psi \approx 0$ と考えられるので、図4.5より、半導体の比誘電率がおよそ 8 以上の時にバーディーンモデルにしたがう。

○Inkson and Anderson モデル

J.C. Inkson と P.W. Anderson は、金属の種類によらない障壁高さがなぜ形成されるかを理解するために、金属の存在が半導体にどんな影響を及ぼすかを定性的に計算した。その結果、図4.6 (b) のように温度 0 K では共有結合性の強い半導体と金属が接触すると、半導体のエネルギーギャップが界面付近で閉じてしまい、半導体 (S) は金属状 (M (S)) になってしまう。また、室温では界面で S—M の合金化がおこる。




図4.6 エネルギーギャップ ($E_g \leq 2.5$ eV) をもつ(共有結合性の高い)半導体 (S) 上への金属 (M) 堆積により生じる E_g の変化 (一種の非金属—金属転移)、およびその結果として室温で生じる S—M 合金化²⁾

(a) 金属蒸着前 (b) 極低温 (~ 0 K) での金属蒸着 (≥ 4 ML) : M 近傍の 2 ~ 3 ML の S は M(S) に変化する。(C) 室温での金属蒸着 (≥ 4 ML) : M (S) は即座に M と反応して S—M 合金を形成する。

○スクリーニングモデル

Hiraki のスクリーニングモデルでは、Si 結晶の共有結合の原因を担っているクーロン相互作用が、蒸着金属膜の自由電子によって弱められ、低温で S—M 合金化がおこる。

5. 結 論

本研究を通じて分かった事を以下に示す。

洗浄前の n-Si, n-GaAs ウェハで RF マグネトロンスパッタ法により作成した金属薄膜 (Al, Cu, Au, Pt)/半導体 (Si, GaAs) 接触試料は, 加熱前ではすべて整流性を示すことが I-V 特性および I/C^2 特性により分かった。

洗浄したウェハ (n-Si, n-GaAs) を用いてスパッタした試料では, Cu/Si (洗浄後), Au/Si (洗浄後), Au/GaAs (洗浄後) 接触試料の加熱前でオーム性を示した。

試料を加熱した場合, 金属/Si 接触と Al/GaAs 接触では約 500°C で, Au, Pt/GaAs 接触では 350°C でオーム性を示した。

測定結果より得られたショットキー障壁の高さは, 金属/Si 系, 金属/GaAs 系とも, $\phi_B = \phi_m - \chi_s$ で与えられるショットキーモデルが成り立っており, ショットキー障壁の高さが金属の仕事関数に依存しないバーディーンモデルに一致していると考えられる。

今後オージェ電子分光法により, 以上の電気的特性と界面反応との関連をより詳細に検討していくとともに, イオン結合性の強い半導体を用いた金属薄膜/半導体接触試料の電気的特性評価を行っていく予定である。

参考文献

- 1) B.L. Sharma, Metal-Semiconductor Schottky Barrier Junction and Their Applications, Plenum Press New York and London, 1984.
- 2) 平木昭夫 成沢忠, 表面・界面の分析と評価, オーム社, 1994.
- 3) 下岡義明, 電子情報通信学会誌 82(1999)886.
- 4) 小出康夫, 村上正紀, まてりあ 35(1996)501.
- 5) 宇佐美晶, 田中勝廣, 伊比則彦, 高橋市郎, 電子デバイス物性, 日本理工出版会, p 99. 1999.
- 6) 國岡昭夫, 上村喜一, 新版基礎半導体工学, 朝倉書店, 1997.
- 7) 千田誠, 本間弘樹, 浅野清光, 秋田高専研究紀要 36(2001)17.
- 8) 本間弘樹, 千田誠, 浅野清光, 日本表面科学会東北支部講演会講演予稿集 p 46-47, 2001 年 3 月 9-10 日
- 9) 本間弘樹, 浅野清光, 日本素材物性学平成13年度年会講演要旨集, pp. 44-47. 2001 年 6 月 19 日
- 10) 千田誠, 浅野清光, 日本表面科学会東北支部講演会講演予稿集 pp. 71-72, 2000 年 3 月 3-4 日
- 11) 千田誠, 浅野清光, 日本素材物性学会設立10周年記念研究発表会平成12年度年会講演要旨集, pp. 53-55. 2000 年 6 月 20 日